

Opis funkcjonalny układu TDA8374 firmy Philips

Marian Borkowski

Układ TDA8374 jest jednoukładowym procesorem wizyjnym, sterowanym szyną P^C, zawierającym większość układów małosygnałowych odbiornika telewizyjnego. Jest on powszechnie stosowany przez takie firmy jak: Grundig (chassis CUC7350), Siemens (model CS9403) i Daewoo (chassis CP-375).

Procesor TDA8374, którego schemat blokowy zamieszczono na rysunku 1, przystosowany jest do współpracy z sygnałem p.cz. o polaryzacji pozytywowej lub negatywowej. Wersja układu z literą A (TDA8374A) współpracuje tylko z sygnałem p.cz. o polaryzacji negatywowej. Oba te układy przeznaczone są do obróbki sygnału chrominancji nadawanego w standardzie PAL/NTSC. W celu umożliwienia odtwarzania sygnału koloru nadawanego w standardzie SECAM należy aplikacje tych układów poszerzyć o układ TDA8395.

W układzie TDA8374 wyróżnić można następujące bloki funkcjonalne:

1. P. cz.

- różnicowy odbiór fonii,
- bardzo czuły wzmacniacz p.cz.,
- demodulator PLL.

2. Fonia

- multistandardowy demodulator fonii objęty pętlą PLL pracujący w zakresie 4.5÷6.5MHz,
- regulacja głośności.

3. Video

- linia opóźniająca sygnału luminancji,
- wewnątrz układu znajduje się pułapka chrominancji i filtr środkowo-przepustowy,
- korekcja poziomu czerni (*black stretching*).

4. RGB

- regulacja jaskrawości, kontrastu i nasycenia,
- stabilizacja prądu dla czerni i regulacja punktu bieli.

5. Wejście/Wyjście

- możliwość wyboru dwóch źródeł wejściowego sygnału video (całkowity sygnał wizyjny - CVBS lub oddzielnie sygnał luminancji i chrominancji - Y/C),
- możliwość wyboru wyjściowego sygnału video (również w postaci sygnału CVBS, gdy sygnałem wejściowym jest Y/C),
- wejście zewnętrznego sygnału fonii,
- liniowe wejście RGB łącznie z sygnałem *fast blanking*.

6. Synchronizacja i odchylenie

- wytwarzanie impulsów synchronizacji poziomej w układzie z dwiema pętlami,
- łagodny start i wyłączenie wyjścia stopnia sterującego linii zabezpieczające zasilacz przed gwałtownymi zmianami obciążenia,
- optymalizacja wysterowania stopnia końcowego odchylenia pionowego przy sprzężeniu stałoprądowym.

7. Pobór mocy

- przy zasilaniu napięciem 8V układ pobiera 900mW.


Poszczególne nóżki układu pełnią następujące funkcje:

- n.1.** Jest to wejście sygnału p.cz. fonii. Impedancję zastępczą tego wejścia można przedstawić jako równoległe połączenie rezystora 8.5k i kondensatora 5pF. Impedancję tę należy uwzględnić przy doborze obciążających to wejście filtrów ceramicznych. Dla prądu stałego wejście to stanowi bardzo dużą impedancję. Minimalna wartość sygnału wejściowego zapewniającego dobry odbiór wynosi 1mV_{rms}.
- n.2.** Wejście zewnętrznego sygnału fonii. Zalecana wartość wejściowego sygnału, gwarantująca poprawne działanie toru

- fonii wynosi $500\text{mV}_{\text{rms}}$. Wyprowadzenie gniazda SCART, na które podano zewnętrzny sygnał fonii powinno być połączone z tą nóżką przez kondensator sprzęgający. Impedancja wejściowa n.2 wynosi 25k.
- n.3, 4. Do tych nóżek dołączona jest cewka ustalająca częstotliwość VCO (generator drgań sterowany napięciem). Jego częstotliwość rezonansowa musi być dwa razy większa niż częstotliwość p.cz. i zawiera się w przedziale $64\div 120\text{MHz}$. Taki przedział częstotliwości odpowiada częstotliwości p.cz. wynoszącej: 33.4, 38.9, 45.75 i 58.75MHz . Częstotliwość VCO regulowana jest za pomocą szyny I²C.
- n.5. Do tego wejścia dołączony jest filtr pętli PLL. Filtr ten najczęściej jest filtrem pierwszego rzędu, zbudowany z szeregowo połączonego rezystora 390Ω i kondensatora 100nF . Szerokość pasma tego filtru wynosi 60kHz , zapewnia to wystarczające tłumienie dla uzyskania optymalnej fonii. Jakość fonii można próbować poprawić dołączając pomiędzy n.5 i masę kondensator o wartości $0\div 4.7\text{nF}$.
- n.6. Jest to wyjście sygnału video. Mimo małej impedancji wyjściowej tego wyprowadzenia, nie zaleca się dołączać bezpośrednio do niej pułapki fonii. Nóżkę tę należy obciążyć wtórnikiem emiterowym z rezystorem w bazie 1k . Na wyjście tego wtórnika można już dołączyć pułapkę fonii.
- n.7. Jest to szyna, którą podawane są impulsy zegarowe magistrali I²C (SCL).
- n.8. Jest to szyna, którą podawane są dane magistrali I²C (SDA).
- n.9. Do nóżki tej należy dołączyć kondensatory filtrujące napięcie odniesienia układu, dzięki którym zapewniona jest

stabilna praca wszystkich bloków procesora. Napięcie to wynosi 6.7V i jego wartość jest niezależna od temperatury.

- n.10. Wejście sygnału chrominancji. Dla zapewnienia poprawnej pracy bloku chrominancji amplituda impulsu *burst* powinna wynosić 300mV_{pp} . Sygnał chrominancji do tej nóżki powinien być doprowadzony przez kondensator 1nF .
- n.11. Jest to wejście sygnału luminancji. Amplituda tego sygnału zawierającego impulsy synchronizacji powinna wynosić 1V_{pp} .
- n.12, 37. Do tych nóżek doprowadzone jest napięcie zasilania. Większość bloków zasilana jest napięciem z n.12. Tylko układy odchylenia poziomego zasilane są napięciem z n.37. Nominalnie napięcie zasilania wynosi 8V . Układ poprawnie pracuje w zakresie napięć $7.2\div 8.8\text{V}$. Również w stanie *stand-by* układ wymaga zasilania napięciem 8V .
- n.13. Wejście sygnału wizyjnego po przejściu przez pułapkę fonii. Amplituda tego sygnału zawierającego impulsy synchronizacji powinna wynosić 1V_{pp} .
- n.14. Masa wszystkich układów procesora.
- n.15. Wyjście sygnału fonii. Poziom tego sygnału jest regulowany w zakresie $+9\div -71\text{dB}$. Dlatego zakres sygnału wyjściowego wynosi $0.14\div 1400\text{mV}_{\text{rms}}$, a impedancja wyjściowa tej nóżki 250Ω .
- n.16. Do tej nóżki powinien być dołączony filtr odsprzęgający, wygładzający pulsacje napięcia do poziomu 50mV .
- n.17. Wejście sygnału CVBS z gniazd zewnętrznych. Amplituda sygnału zawierającego impulsy synchronizacji, podanego na tę nóżkę powinna wynosić 1V_{pp} .



Rys.1. Schemat blokowy układu TDA8374.

- n.18. Jest to wejście umożliwiające ustawienie wartości prądu dla czerni.
- n.19. Wyjście sygnału koloru niebieskiego.
- n.20. Wyjście sygnału koloru zielonego.
- n.21. Wyjście sygnału koloru czerwonego.
- n.22. Zabezpieczenie kineskopu przed uszkodzeniem w przypadku uszkodzenia układu odchylania pionowego. W tym przypadku wyjścia sygnałów RGB zostaną zablokowane. W tym układzie zrealizowano również ograniczenie prądu kineskopu przez zmniejszenie kontrastu i jasności. Ograniczenie to powoduje:
- ograniczenie średniej wartości prądu kineskopu,
 - realizację tzw. *peak white limiting* – eliminacja impulsów o dużej amplitudzie.
- n.23. Wejście sygnału koloru czerwonego (wymagana amplituda wynosi 700mV).
- n.24. Wejście sygnału koloru zielonego (wymagana amplituda wynosi 700mV).
- n.25. Wejście sygnału koloru niebieskiego (wymagana amplituda wynosi 700mV).
- n.26. Wejście przełącznika sygnałów RGB. Jeżeli napięcie na tej nóżce zawarte jest w granicach $0.9 \div 3V$, to na wyjście przesyłane są wewnętrzne sygnały RGB, natomiast jeżeli jest ono większe niż 4V na wyjście RGB przesyłane są sygnały OSD.
- n.27. Wejście sygnału luminancji. Wymagana amplituda tego sygnału wynosi 1V czerń – biel. Sygnał luminancji musi zostać bezpośrednio podany na to wejście (sprężenie stałoprądowe).
- n.28. Wyjście sygnału luminancji. Amplituda wyjściowego sygnału luminancji na rezystancji 250Ω wynosi 1V.
- n.29. Wyjście sygnału B-Y. Maksymalna impedancja tego wyjścia wynosi 500Ω , gdy zidentyfikowany został sygnał w systemie PAL/NTSC.
- n.30. Wyjście sygnału R-Y. Maksymalna impedancja tego wyjścia wynosi 500Ω , gdy zidentyfikowany został sygnał w systemie PAL/NTSC. W przypadku odbioru sygnału w systemie SECAM wyjściowe sygnały B-Y i R-Y przesyłane są bezpośrednio do dekodera SECAM zbudowanego w oparciu o układ TDA8395.
- n.31. Wejście sygnału B-Y. Oba sygnały R-Y i B-Y powinny zostać podane na wejścia układu przez kondensatory sprzęgające o wartości $10nF$. Są one klampowane podczas trwania impulsu *burst*.
- n.32. Wejście sygnału R-Y.
- n.33. Na wyjściu tym pojawia się sygnał odniesienia w przypadku odbioru w systemie SECAM. Sygnał ten podany jest na n.1 układu TDA8395.
- n.34. Do nóżki tej dołączony jest rezonator kwarcowy $3.58MHz$.
- n.35. Do nóżki tej dołączony jest rezonator kwarcowy $4.43MHz$. Dołączenie do nóżek 34 i 35 właściwych rezonatorów kwarcowych zapewnia:
- poprawną pracę obwodów chrominancji,
 - właściwą pracę obwodów synchronizacji.
- n.36. Wejście filtru detektora PLL ustalającego fazę impulsu *burst*.
- n.38. Wyjście sygnału CVBS o amplitudzie $1V_{pp}$. Maksymalna impedancja wyjściowa tego wyprowadzenia wynosi 250Ω .
- n.39. Jest to wejście układu odpowiedzialnego za prawidłową pracę układu korekcji poziomu czerni *black stretcher*. Do wejścia tego powinien być dołączony kondensator „pamiętający” wejściowy impuls czerni.
- n.40. Wyjście impulsów odchylania poziomego służących do sterowania stopniem końcowym. Jest to wyjście typu otwarty kolektor.
- n.41. Na nóżce tej pojawia się trójpziomowy impuls *sandcastle*. Doprowadzony do niej jest również impuls powrotu linii, który jest wykorzystany jako:
- wejściowy sygnał do pętli pracującej w układzie odchylania poziomego,
 - impuls wygaszania sygnałów RGB.
- n.42. Jest to wyprowadzenie filtra drugiego rzędu układu odchylania linii. Do nóżki tej powinien być dołączony tylko kondensator. Na nóżce tej zrealizowano zabezpieczenie, którego działanie jest następujące:
- jeżeli napięcie na niej jest większe od 6V, impulsy odchylania poziomego zostają natychmiast wyłączone,
 - gdy napięcie to jest mniejsze niż 6V, układ sterowania odchylania poziomego zaczyna działać przy zachowaniu procedury „miękkiego startu”.
- n.43. Jest to wyprowadzenie filtra separatora synchronizacji, który zapewnia właściwą pracę układów procesora przy różnych poziomach sygnału. Wyboru właściwej konfiguracji filtra dokonuje się za pomocą szyny I^2C .
- n.44. Masa układów wyjściowych linii. Do tej masy dołączona jest również masa podłoża struktury układu scalonego.
- n.45. Sterowanie układami korekcji E/W.
- n.46. Wysterowanie końcowego układu odchylania pionowego $V+$.
- n.47. Wysterowanie końcowego układu odchylania pionowego $V-$. Oba sygnały sterujące ($V+$ i $V-$) odporne są na różne zakłócenia i zmiany temperatury.
- n.48, 49. Wejście sygnału p.cz. Zakres częstotliwości PLL wynosi $32 \div 60MHz$ przy częstotliwości VCO zawartej w przedziale $64 \div 120MHz$. Impedancja wejściowa równa jest równoległemu połączeniu rezystora $2k$ i kondensatora $3pF$. Na ogół taką impedancję zapewnia filtr z falą powierzchniową.
- n.50. Wejście zabezpieczenia przed nadmiernym wzrostem wysokiego napięcia.
- n.51. Jest to wyprowadzenie, na którym pojawia się przebieg piłokształtny układu odchylania pionowego. Między tę nóżkę a masę powinien być włączony kondensator $100nF \pm 5\%$. Optymalna wartość amplitudy tego przebiegu wynosi 3.5V.
- n.52. Wejście prądu odniesienia. Między tą nóżką a masą powinien być włączony rezystor. Wartość jego rezystancji decyduje o wielkości prądu odniesienia. Optymalna wartość tego prądu wynosi $100\mu A$.
- n.53. Wyprowadzenie to służy do realizacji funkcji odsprężenia sygnału ARW. Zaleca się stosowanie kondensatora odsprężającego o pojemności $2.2\mu F$. Pojemność ta powinna być tak dobrana, aby zapewnić właściwą szybkość działania układu ARW oraz odpowiednie nachylenie charakterystyki tego układu dla sygnałów zmodulowanych pozytywno i negatywno.
- n.54. Wyjście sygnału ARW dla głowicy.
- n.55. Deemfaza sygnału fonii. Do tego wyprowadzenia musi być podłączony kondensator ustalający czas deemfazy.
- n.56. Między tą nóżką a masą powinien zostać włączony kondensator o pojemności $10\mu F$, który pełni funkcję układu odsprężającego układ demodulatora fonii. □